Иван Шевчук
@ishevchuk
FPGA Design Engineer
- Значки
- Захабренный
- Старожил
- Приглашен
- по приглашению от НЛО
- О себе
- FPGA разработчик.
Основной язык: SystemVerilog, иногда пишу на C, python.
Долгое время участвовал в разработке Ethernet-тестеров на базе FPGA в НТЦ Метротек.
Сейчас ускоряю финансовые приложения для Quantstellation.
Чат про FPGA (rus): t.me/fpgasystems
Новости про FPG[A]SIC: t.me/fpgasic
Другие новости про FPGA: t.me/fpga_news
- Контактная информация
- Github
- Состоит в хабах
- Подписан на компании
Информация
- В рейтинге
- Не участвует
- Зарегистрирован
- Активность